Pokročilé balenie je jedným z technologických vrcholov éry „Viac ako Moore“.Keďže je čoraz ťažšie a drahšie miniaturizovať čipy v každom uzle procesu, inžinieri vkladajú viacero čipov do pokročilých balení, takže sa už nemusia snažiť zmenšovať.Tento článok poskytuje krátky úvod do 10 najbežnejších výrazov používaných v pokročilých obalových technológiách.
2,5D balíky
Balík 2.5D je pokrokom v tradičnej technológii balenia 2D IC, ktorá umožňuje jemnejšie využitie liniek a priestoru.V 2,5D balení sú obnažené matrice naskladané alebo umiestnené vedľa seba na vrchnú vrstvu medzivrstvy s kremíkovými priechodkami (TSV).Základňa alebo medzivrstva zabezpečuje konektivitu medzi čipmi.
Balík 2.5D sa zvyčajne používa pre špičkové ASIC, FPGA, GPU a pamäťové kocky.V roku 2008 Xilinx rozdelil svoje veľké FPGA na štyri menšie čipy s vyššími výnosmi a pripojil ich k vrstve kremíka.Takto sa zrodili balíčky 2.5D, ktoré sa nakoniec stali široko používanými pre integráciu procesorov s vysokou šírkou pásma (HBM).
Schéma 2,5D balíka
3D balenie
V 3D IC balíku sú logické matrice naskladané dohromady alebo s pamäťovou matricou, čím sa eliminuje potreba budovania veľkých systémov na čipoch (SoC).Matrice sú navzájom spojené pomocou aktívnej medzivrstvy, zatiaľ čo 2,5D IC obaly používajú vodivé hrbolčeky alebo TSV na stohovanie komponentov na interposerovej vrstve, 3D IC obaly spájajú viacero vrstiev kremíkových doštičiek s komponentmi pomocou TSV.
Technológia TSV je kľúčovou technológiou v 2,5D aj 3D IC obaloch a polovodičový priemysel využíva technológiu HBM na výrobu DRAM čipov v 3D IC obaloch.
Pohľad v reze na 3D obal ukazuje, že vertikálne prepojenie medzi kremíkovými čipmi je dosiahnuté pomocou kovových medených TSV.
Chiplet
Chiplety sú ďalšou formou balenia 3D IC, ktoré umožňuje heterogénnu integráciu komponentov CMOS a komponentov bez CMOS.Inými slovami, sú to skôr menšie SoC, nazývané aj čiplety, než veľké SoC v balíku.
Rozdelenie veľkého SoC na menšie, menšie čipy ponúka vyššie výnosy a nižšie náklady ako jedna holá matrica.čiplety umožňujú konštruktérom využiť širokú škálu IP bez toho, aby museli zvažovať, ktorý procesný uzol použiť a akú technológiu použiť na jeho výrobu.Na výrobu čipu môžu použiť širokú škálu materiálov vrátane kremíka, skla a laminátov.
Systémy založené na čipoch sa skladajú z viacerých čipov na medzivrstve
Fan Out balíčky
V balíku Fan Out je „spojenie“ rozvetvené z povrchu čipu, aby sa zabezpečilo viac externých I/O.Používa epoxidový formovací materiál (EMC), ktorý je úplne zapustený do formy, čím sa eliminuje potreba procesov, ako je narážanie plátku, tavenie, montáž flip-chip, čistenie, spodné striekanie a vytvrdzovanie.Preto nie je potrebná ani žiadna sprostredkujúca vrstva, čo značne uľahčuje heterogénnu integráciu.
Technológia Fan-out ponúka menší balík s väčším počtom I/O ako iné typy balíkov a v roku 2016 bola technologickou hviezdou, keď Apple dokázal pomocou technológie balenia TSMC integrovať svoj 16nm aplikačný procesor a mobilnú DRAM do jedného balíka pre iPhone. 7.
Vejárové balenie
Balenie na úrovni vejára (FOWLP)
Technológia FOWLP je vylepšením balenia na úrovni waferov (WLP), ktoré poskytuje viac externých pripojení pre kremíkové čipy.Zahŕňa vloženie čipu do epoxidového formovacieho materiálu a potom vytvorenie vrstvy na prerozdelenie vysokej hustoty (RDL) na povrchu plátku a nanesenie guľôčok spájky na vytvorenie rekonštituovaného plátku.
FOWLP poskytuje veľký počet spojení medzi obalom a aplikačnou doskou, a pretože substrát je väčší ako matrica, rozstup matrice je v skutočnosti uvoľnenejší.
Príklad balíka FOWLP
Heterogénna integrácia
Integrácia rôznych komponentov vyrábaných samostatne do zostáv vyššej úrovne môže zlepšiť funkčnosť a zlepšiť prevádzkové vlastnosti, takže výrobcovia polovodičových komponentov sú schopní kombinovať funkčné komponenty s rôznymi procesnými tokmi do jednej zostavy.
Heterogénna integrácia je podobná system-in-package (SiP), ale namiesto kombinácie viacerých holých matríc na jednom substráte kombinuje viacero IP vo forme čipov na jednom substráte.Základnou myšlienkou heterogénnej integrácie je spojenie viacerých komponentov s rôznymi funkciami v rovnakom balíku.
Niektoré technické stavebné kamene v heterogénnej integrácii
HBM
HBM je štandardizovaná technológia zásobníka, ktorá poskytuje vysokorýchlostné kanály pre dáta v zásobníku a medzi pamäťou a logickými komponentmi.Balíky HBM stohujú pamäťovú matricu a spoja ich pomocou TSV, aby vytvorili viac I/O a šírku pásma.
HBM je štandard JEDEC, ktorý vertikálne integruje viacero vrstiev DRAM komponentov v rámci balíka spolu s aplikačnými procesormi, GPU a SoC.HBM je primárne implementovaný ako 2.5D balík pre špičkové servery a sieťové čipy.Vydanie HBM2 teraz rieši obmedzenia kapacity a taktovacej frekvencie pôvodného vydania HBM.
HBM balíčky
Stredná vrstva
Medzivrstva je vedenie, cez ktoré prechádzajú elektrické signály z viacčipovej holej matrice alebo dosky v obale.Je to elektrické rozhranie medzi zásuvkami alebo konektormi, ktoré umožňuje šíriť signály ďalej a tiež ich pripojiť k iným zásuvkám na doske.
Medzivrstva môže byť vyrobená z kremíka a organických materiálov a pôsobí ako most medzi matricou a doskou.Silikónové medzivrstvy sú osvedčenou technológiou s vysokou hustotou vstupov/výstupov s jemným rozstupom a schopnosťou tvorby TSV a zohrávajú kľúčovú úlohu pri balení 2,5D a 3D IC čipov.
Typická implementácia medzivrstvy rozdelenej na systém
Redistribučná vrstva
Redistribučná vrstva obsahuje medené spoje alebo zarovnania, ktoré umožňujú elektrické prepojenia medzi rôznymi časťami balenia.Je to vrstva kovového alebo polymérneho dielektrického materiálu, ktorú je možné naskladať do obalu s holou matricou, čím sa zníži rozstup I/O veľkých čipsetov.Redistribučné vrstvy sa stali neoddeliteľnou súčasťou 2.5D a 3D riešení balíkov, čo umožňuje čipom na nich navzájom komunikovať pomocou sprostredkovateľských vrstiev.
Integrované balíky využívajúce vrstvy redistribúcie
TSV
TSV je kľúčová implementačná technológia pre 2,5D a 3D obalové riešenia a je to doštička plnená meďou, ktorá poskytuje vertikálne prepojenie cez kremíkovú doštičku.Prechádza cez celú matricu, aby zabezpečila elektrické spojenie, pričom tvorí najkratšiu cestu z jednej strany matrice na druhú.
Priechodné otvory alebo priechodky sú vyleptané do určitej hĺbky z prednej strany plátku, ktorý sa potom izoluje a vyplní nanesením vodivého materiálu (zvyčajne medi).Akonáhle je čip vyrobený, je zo zadnej strany plátku stenčený, aby sa odkryli priechodky a kov uložený na zadnej strane plátku, aby sa dokončilo prepojenie TSV.
Čas odoslania: júl-07-2023